STELLA通信は潟Xテラ・コーポレーションが運営しています。

SID 11〜有機EL編


SID 11〜有機EL編 フレキシブルアクティブパネルでニュープロポーザルが
封止ガラス基板上に3Dバリア用のBMパターンを形成した3Dディスプレイも


写真1 5.2型パネルの3D表示例1)


図2 双方の輝度をバランスさせたレイアウト1)


図1 ピクセルレイアウト1)

 近年、注目度No.1となっている3Dディスプレイでは、Samsung Mobile Displayがモバイル機器用グラスフリー有機ELDについて発表した。

 周知のように、グラスフリー3D方式のメジャーメソッドといえるパララックスバリア方式は液晶パララックスバリアを用いるのが一般的である。通常の2D表示も容易なためだが、液晶セルに加え偏光フィルムが必要など製造コストは決して安くない。また、遮光バリアを設ける原理から3D表示時の水平解像度は半分になる。そこで、液晶バリアを用いない新たなパララックスバリアとサブピクセル配列を考案した。

 図1にサブピクセル配列を示す。ピクセルは六つのサブピクセルからなり、3D表示時も水平解像度が低下することはない。ただし、このデザインでは左目用と右目用の輝度をバランスさせるため、バリアパターンを正確にパターニングする必要がある。そこで、図2のようにアノードとコンタクトさせるコンタクトホールを対称配列にした。これは、コンベンショナルなデザインのようにコンタクトホールをサブピクセルの端に配置すると、左右の輝度バランスをとるのが難しくなるため。


図3 相対輝度のバリア幅/スペース比依存性1)
 (a)バリア幅/スペース=0.58、(b)バリア幅/スペース
 =0.5
 ※レッドラインは左目用画像の輝度、ブルーラインは
 右目用画像の輝度、ブラックラインは双方を結合した
 画像の輝度

 同社は上記のピクセルレイアウトを採用するに当たって、コンベンショナルなRGB独立発光方式パネルよりも白色EL発光+カラーフィルター(CF)方式パネルが有利と判断。そこで、封止用ガラス基板のボトム面(ビューワー側から見て)にまずRGB着色層をフォトリソで形成。続いて、トップ面にパララックスバリアとしてCr/CrOブラックマトリクス(BM)をフォトリソで形成した。一方、背面基板上にはTFT、そしてタンデム構造の白色有機EL層を形成。最後に、両面基板を貼り合わせてパネル化した。

 試作したのは5.2型パネルで、物理的解像度は1280×360画素、表示解像度は640×360画素。パララックスバリア〜ピクセル間の距離は500μmで、パネルのトータル厚みは1oに過ぎない。これは、コンベンショナルな液晶バリア方式3D有機ELDの厚さが2o以上であるのに対し大幅に薄型軽量化できることを意味する。

 ところで、パララックスバリア方式の3Dディスプレイではバリアパターンの幅と配置精度が画質に大きな影響を及ぼす。図3はバリア幅/ピッチ比の依存性で、どれだけ左目用画像と右目用画像がセパレートできているかを示している。このうち上の図はバリア幅/ピッチ比=0.58の場合で、それぞれの画像はほぼ完璧にセパレートされており、クロストークも2.7%程度と小さかった。ここで注意すべきは図中のブラックラインで、モアレが比較的多く発生した。これに対し、下の図はバリア幅/ピッチ比=0.5にした場合で、モアレがほとんど認識できなかった。

 写真1に3D表示例を示す。クロストークは5%以下で、輝度は250cd/m2、色再現性はNTSC比109%、白色色度はx=0.297、y=0.309だった。

 

プリンタブル型&蒸着型ハイブリッドパネルの構造をシンプル化

 パネルのデザインでは、ソニーがプリンタブルレイヤーと蒸着レイヤーを組み合わせたハイブリッドパネルをブラッシュアップし、the advanced hybrid device structureと名づけたニューストラクチャーを提案した。

 同社は以前、赤色燐光発光層と緑色燐光発光層をウェットプロセスで作製し、青色蛍光発光層を共通レイヤーとしてベタ蒸着したハイブリッドデバイスを発表。しかし、図4のようにそのレイヤー構成は複雑で、ローコストな大型パネルというファイナルゴールにはベストとはいえない。そこで、今回のニューデバイスではよりレイヤー構成をシンプルにした。具体的には、塗布型ホール注入層と塗布型ホール輸送層をベタで塗布してRGB各層向けに共通化し、青色発光層専用の塗布型ホール輸送層をレス化した。


図5 ホール輸送層膜厚と外部量子効率の関係2)


図4 デバイスの断面構造比較2) 左:オールドデザイン、右:ニューデザイン

 青色蛍光素子のレイヤー構成を見直したところ、蒸着型発光層にとっては下層の架橋型ホール輸送層はホール輸送性が不十分であることがわかった。つまり、塗布型ホール輸送層と蒸着発光層の界面を改善する必要がある。そこで、架橋型ホール輸送層の上部に蒸着型の「HCL-1」を用いることにした。その膜厚を0〜15nmにしてITOアノード/ホール注入層/架橋型ホール輸送層/共通ホール輸送層/青色発光層/ホール阻止層/電子輸送層/LiFバッファ/Alカソード素子を作製し、コンベンショナルなα-NPD素子と特性を比較した。

 図5に電流密度10mA/cm2時の外部量子効率とホール輸送層膜厚の関係を示す。どちらのサンプルともホール輸送層の膜厚が厚くなると効率が向上し、膜厚15nmで効率が9cd/Aと最大になり、x=0.137、y=0.093とディープブルー発光が得られた。


図7 α-NPD素子のライフタイム2)


図6 ホール輸送層膜厚と駆動電圧の関係2)

 図6は電流密度10mA/cm2時の駆動電圧とホール輸送層膜厚の関係で、ホール輸送層の膜厚が厚くなると駆動電圧も低下した。また、二つのサンプルを比較すると、HCL-1素子の方がわずかだがα-NPD素子よりも電圧が低下した。これらの結果は、架橋型ホール輸送層の界面が蒸着型ホール輸送材料の蒸着によって改善したためと考えられる。

 図7、8はホール輸送層の膜厚とライフタイムの関係で、どちらも膜厚を10nm以上にするとライフタイムが劇的に向上。とくに、HCL-1素子のエンハンスメント効果が顕著だった。これは、HCL-1素子の方がホール輸送特性向上効果が高いためと考えられる。

 一方、緑色燐光素子におけるHTL-1の効果、つまり三重項励起状態を検証するため、蒸着型ホール輸送層の膜厚を10nmに固定し、ITOアノード/ホール注入層/架橋型ホール輸送層/緑色発光層/蒸着型ホール輸送層/ホール阻止層/電子輸送層/LiFバッファ層/Alカソード素子を作製。α-NPD素子とHTL-1素子の特性を比較した。図9は素子の電流効率で、HCL-1素子は実用輝度レンジ全域にわたって高い効率が得られた。図10はCIE色度の評価結果で、HCL-1素子は実用輝度レンジ全域にわたって良好な色度が維持できているのがわかる。これに対し、α-NPD素子は低輝度領域で青色発光が観察されることから色度変化が大きかった。


図9 緑色燐光素子の輝度-効率特性2)


図10 緑色燐光素子の輝度-CIE特性2)


図8 HCL-1素子のライフタイム2)

カラー
赤色
緑色
青色
CIE(x,y)
(0.66, 0.32)
(0.30, 0.64)
(0.14, 0.09)
電流効率(cd/A)
10
64
8.1
駆動電圧(V)
6.5
5.6
3.7
表1 ハイブリッドデバイスのRGB発光特性2)

 ところで、燐光素子のホール阻止層には広くBCPが用いられるが、今回のハイブリッドデバイスではホール阻止効果が不十分であるため、蒸着ホール輸送層を三重項励起子ブロッキングレイヤーとして機能させた。いうまでもなく、燐光素子にとってT1(三重項励起状態)エネルギーレベルはきわめて重要であり、その値はHCL-1>緑色燐光発光材料>α-NPDだった。このため、HCL-1を用いると、緑色発光の三重項励起子を閉じ込めて青色発光の発生を抑制することができる。これに対し、α-NPDは緑色燐光発光材料よりもT1が小さいため、緑色発光中に青色発光が観察される。こうした現象は赤色発光素子にも共通する。すなわち、T1が高いHCL-1の採用によってRGB発光とも特性が改善できるわけである。

 参考として、表1にHCL-1の膜厚を10nmにした際のRGB発光特性を示す。

WO3/Ag/WO3マルチレイヤーを逆構造トップエミッションパネルのアノードに

 逆構造トップエミッションパネルのキーポイントともいえる透明トップアノードに関しては、Pohang University of Science and Engineering(韓国)がWO3/Ag/WO3(WAW)マルチレイヤーを提案した。

 WAWマルチレイヤーはボトムエミッションパネルのボトムアノードやトップエミッションパネルのトップカソードにも適用できることが知られているが、逆構造トップエミッションパネルのトップアノードではホール注入特性が十分とはいえない。このため、下部に極薄膜Auを設けた。また、WAWをコンベンショナルなスパッタリング法で成膜すると下層の有機層へのダメージが懸念されるため、抵抗加熱蒸着法によってこれらを連続成膜した。

 パネルの構造は図11の右図の通りで、洗浄した基板上にまずTi/Alカソードを蒸着。続いて、LiFバッファ層、Alq3電子輸送兼発光層、α-NPDホール輸送層、CuPcホール注入層を連続蒸着した。続いて、前記のようにホール注入特性を改善するため、Au膜を膜厚3nmで蒸着。そして、WO3(30nm)/Ag/WO3(30nm)マルチレイヤーアノードを蒸着した。ここでAgの膜厚を10〜25nmと変えて特性がどう変化するか調べた。


図12 WAWマルチレイヤーにおけるAg膜厚と可視光
透過率・シート抵抗値の関係3)


図11 素子の断面構造 左がリファレンス、右がニューデザイン3)

 図12にWAWマルチレイヤーの可視光透過率(@520nm)を示す。可視光全域にわたって90%前後と高い透過率が得られ、とくにAg膜厚12nmで93.7%と最高の値が得られた。特定のAg膜厚で透過率が向上したのは、WAWマルチレイヤーの光学特性がAgの表面プラズモン共鳴効果によって制御されたためと考えられる。なお、このケースにおけるマルチレイヤーのシート抵抗値は10Ω/□以下だった。一方、Ag膜厚を8nmから25nmに増加させると、シート抵抗値は9.85Ω/□から7.22Ω/□へ低下した。これらの結果はAg膜厚によって導電性が決まることを意味する。図13はWAWマルチレイヤー、Au、Agの透過率で、膜厚30nmのAu膜は50.8%、膜厚12nmのAg膜は31.5%(いずれも@520nm)だった。特筆されるのは、WAWマルチレイヤーにおけるAg膜厚が薄いと、その透過率は93.7%とAg単膜よりも高い透過率を示したことである。


図14 電流密度-輝度特性の比較3)


図13 各種メタルの透過率比較3)

 しかし、リファレンスであるAuアノード(膜厚30nm)パネルとWAWパネルの駆動電圧を比較すると、前者は電流密度10mA/cm2における駆動電圧が10.2Vだったのに対し、後者は13.4Vと上昇した。そこで、前記のようにCuPc膜とWAWマルチレイヤー間に膜厚3nmのAu膜をインターレイヤーとして挿入したところ、駆動電圧は10.3Vと劇的に低下した。これは、内部量子効率効果によってホール注入特性が改善されたことを示す。実際、Auの仕事関数は4.95eVと見積もられ、イオン化ポテンシャルが4.8〜5.2eVであるCuPcとのキャリア障壁が低いことが確認できた。これらの結果、Auアノードパネルに比べ新構造アノードパネルは輝度が32%向上する。

パルス電圧印加によるジュール熱で元基板からプラスチック製有機ELDをリリース


図15 JILOプロセス前と後のトランスファー特性比較4)


写真2 リリースの様子4)

 フレキシブル有機ELDでは、Samsung ElectronicsとEnSilTechがガラス基板上に作製したアクティブ駆動有機ELDをJILO(Joule heating induced lift-off)と名づけた方法によってリリースしたプラスチック製有機ELDを発表した。

 JILOプロセスでは、オリジナル基板であるガラス基板とプラスチックフィルム間に導電層を設ける。導電層の膜厚はJILOプロセスのジュール熱に耐えられるよう最適化する。ファイナルサブストレートとなるプラスチックフィルムは有機絶縁材料を膜厚10μmで塗布した後、350℃で硬化させてフィルム化する。この後、コンベンショナルなプロセスで低温Poly-Si TFT、続いて有機ELを形成した後、薄膜封止する。そして、最後にJILOプロセスによって元ガラス基板からプラスチック製パネルをリリースする。

 そのJILOプロセスだが、プラスチックフィルムの直下に存在する導電層から発生するジュール熱を用いる。導電層にμsオーダーでパルス電圧を瞬間的に印加する仕組みで、この際に発生するジュール熱はユニフォミティよくプラスチック基板全面へ伝導する。このため、物理的ダメージレスで元基板からプラスチックフィルム製パネルがリリースできる。

 ダメージフリーリリースを実現するため、導電層へのパルス電圧を印加した際の熱伝導をシミュレートしたところ、プラスチックフィルム/導電層/ガラス基板3層に発生するジュール熱はマックス600℃に達することがわかった。この際、プラスチックフィルムと導電層の界面は450℃以上になる。つまり、プラスチックフィルムの融点を超える。この結果、元ガラス基板から容易にリリースできるわけである。この際、プラスチックフィルム内部へ浸透する熱深さは1μm以下に過ぎない。このため、高温プロセスでありながら熱ダメージレスでリリースすることができる。写真2はリリースの様子で、手で容易にリリースすることができる。


図17 ハイドレイン電流テストの結果4)


図18 ヒステリシス特性4)


図16 バイアスストレステストの結果4)

 図15にJILOプロセス前後のTFT特性を示す。JILOプロセス前の特性はキャリアモビリティが90cm2/V・s、Vthが−2.9V、ON/OFF電流レシオが108、サブスレッショルドスロープが0.32V/decadeだった。これに対し、JILOプロセス後も特性はほとんど変動しなかった。いうまでもなく、これはJILOプロセスがTFTにほとんどダメージを与えないことを意味する。

 図16は85℃でバイアスストレス15Vを600秒印加した際のトランスファー特性で、Vthシフトは0.1Vに過ぎなかった。これは、ガラス基板上に作製した低温Poly-Si TFTとほぼ同じである。さらに、図17のようにVgs=−15V、Vds=−20Vを60秒印加したハイドレイン電流テストでも特性はほとんど変化しなかった。図18はヒステリシス特性を評価したもので、JILOプロセス後のVthシフトは0.2Vとガラス製低温Poly-Si TFTとほぼ同じだった。

 これらの結果から、JILOプロセスは従来のおもなリリース方法として知られるレーザー剥離法に比べ安価でかつ高速なプロセスであり、量産に最適と結論づけた。

プラスチック基板上にIGZO-TFTをダイレクト形成

 一方、東芝はアモルファスIGZO酸化物TFTでドライブする3型フレキシブル有機ELDを発表した。こちらはプラスチックフィルム上に直接TFTと有機ELを形成するアプローチで、コンベンショナルなガラス製パネルに匹敵する特性が得られた。

 サブストレートには透明なプラスチックフィルムを使用。まず、水などの不純物ガスをブロックするため、基板温度200℃でバッファ材料を成膜した。続いて、エッチングストッパー付きボトムゲート構造のIGZO-TFTを作製した。具体的には、まずゲートメタルをスパッタリング成膜してフォトリソ+ドライエッチングでパターニング。ゲート絶縁膜を成膜した後、O2ガスパージ雰囲気でアモルファスIGZO膜をスパッタリング成膜し、フォトリソでパターニングした。続いて、IGZO膜上にエッチングストッパーを形成。コンタクトホール形成後、ソース/ドレイン電極とパッシベーションを形成した。また、ゲートドライバ回路120個を基板上にビルトインした。なお、TFT構成はシンプルな2TFT-1Cである。

 他方、有機ELDは図19のようにボトムエミッション構造の白色EL+カラーフィルターオンアレイ(COA)方式を採用した。まず、カラーレジストを塗布しフォトリソでパターニングしてCOAを形成。続いて、アノード画素電極を成膜・パターニング。次に、サブピクセルを仕切るバンクを形成した。この後、ホール輸送層、発光層、電子輸送層、カソードを連続蒸着し、最後に封止層で封止した。


図20 70℃環境における初期特性5) (a)がサンプルA、(b)がサンプルB


図19 IGZO-TFT駆動白色有機ELDの断面構造5)

 IGZO-TFT特性を評価したところ、飽和領域におけるキャリアモビリティは11.6cm2/V・s、Vthは1.6V、スレッショルドスロープは0.25V/decと良好だった。ただ、若干のヒステリシスがみられた。

 ポストアニール条件の異なるサンプルAとサンプルBを作製し、70℃時のTFT初期特性とBTSテスト中のVthを比較したところ、図20-(a)、(b)のようにどちらのサンプルとも初期特性は同じだった。他方、ゲート電圧±20V、ドレイン電圧0Vで行ったBTSテスト後のVthシフトは大きく異なり、サンプルBのVthシフトは2000秒後で0.22V、1万秒後で0.35Vだった。これはサンプルAの1/10以下に当たり、ガラス基板上にプロセス温度300℃以上で作製したIGZO-TFTの値に近い。つまり、アニール条件を最適化すれば、プロセス温度200℃でもガラス製TFTと同じ特性が得られるわけである。


図21 BTSテスト中におけるVthの時間依存性5)


写真3 3型フレキシブル有機ELD5)

SGS Poly-Siは第6世代基板でもグレインサイズが容易に制御可能

 有機ELD用TFTでは、韓国の真空装置メーカーであるIRUJAがエキシマレーザーアニール法に代わるPoly-Si結晶化方法としてSuper Grain Silicon(SGS)テクノロジーを紹介。1500×1850mmの第6世代マザーガラス上にSGS Poly-Siを作製し、テレビ用をはじめとする大型有機ELDにも容易に対応可能なことを示した。

 周知のように、SGSはまずa-Siプリカーサ膜に低密度で粒子状のNiを入射。その後の熱処理によってSiのシードとして機能してSiグレインを結晶化する仕組み。ここで重要なのはNi粒子の成膜プロセスで、その密度とグレインサイズによってリーク電流などのTFT特性が決まる。

 そのNi成膜法は、スパッタリング成膜中に基板を移動させる方法が知られる。しかし、コンベンショナルなスパッタリング装置では20〜40秒で数μmにまで膜が堆積してしまう。そこで、同社は極端に低い成膜レートでNi原子を入射させてサブÅ膜厚にも対応可能なスパッタリング装置を開発。第6世代基板対応装置にスケールアップした。


図22 基板移動速度とグレインサイズの関係6)


写真4 SGS poly-Siの光学顕微鏡写真6)

 このNi膜専用スパッタリング装置はローダー、ローダー/アンローダーモジュール、プロセスモジュールからなり、フットプリントは幅12×奥行6.5mである。基板搬送速度はマックス400o/s、プロセスモジュールのベース圧力は3.5×10-7torrで、長さ1.8mのリニアソース型Niターゲットを用いる。成膜中の基板温度は40℃以下と低く、30秒以内で成膜が完了する。前記のように最大の特徴は、成膜レートを0.1Å/sクラスにできること。これは、コンベンショナルなスパッタリング装置に比べ1/100以下に当たる。このため、Ni密度を1012〜1014atoms/cm2で制御することができる。

 実験では、まず成膜条件によってグレインサイズがどのように変化するかについて調べた。写真4はSGS poly-Si膜のSEM像で、成膜条件によってグレインサイズが10〜130μmと大幅に異なることがわかる。しかし、実際にはミニマム1μmのグレインにすることもできる。つまり、要求されるTFT特性に適したグレインサイズにすることができる。


図24 プロセス再現性6)


図23 投入パワー密度とグレインサイズの関係6)

 図22、23に二大プロセスパラメータである基板移動速度、Niターゲットへの投入パワー密度とグレインサイズの関係を示す。つまり、移動速度に比例してグレインサイズが大きくなる一方、投入パワー密度に反比例する形でグレインサイズが小さくなる。例えば移動速度を30%から100%に上げると基板へのプラズマ照射時間が短くなり、a-Siプリカーサ膜上に達するNiが減る。この結果、核生成のシードが減り、結果的にグレイサイズが大きくなる。一方、投入パワー密度を64%から136%に上げると、スパッタリングされるNi量が増える結果、グレインサイズが小さくなる。ここで注目すべきは、投入パワー密度を高めていくとグレインサイズの減少傾向が飽和することである。例えば、基板移動速度29%でパワー密度を100%から136%に増加させてもグレインサイズは約3μmで飽和する。このように、二大プロセスパラメータをコントロールすることによって所望のグレインサイズを容易に得ることができる。

 図24は1日1枚SGS Poly-Siを43日間成膜した際のグレインサイズ再現性で、計43枚の基板でグレインサイズは±5μm以内だった。また、第6世代基板面内の90か所を測定したところ結晶化率は88%以上で、グレインサイズユニフォミティも10%以内だった。

 最後に、同社は第8世代(2200×2500mm)や第11世代(3000×3320mm)にもスケールアップが容易だとしている。

白色パネルや照明デバイス向けに新たな青色燐光ホストを開発


図25 CzDBSの分子構造と合成フロー7)


図26 試作デバイスの構造7)

 マテリアル関連では、台湾のIndustrial Technology Research Institute(ITRI)がCBPやmCPに代わる新たな青色燐光ホスト材料を提案した。

 新たに合成したのは図25のCzDBS。Tgは133℃、熱分解温度は380℃と高い耐熱性を有する。もちろん、コンベンショナルな抵抗蒸着法で蒸着でき、成膜後は安定なアモルファス膜となる。共役長を短くするため、電子輸送性ジベンゾチオフェン基とホール輸送性カルバゾール基をつけて三重項励起状態を改善した。この結果、FIrpic青色燐光ドーパントを励起する際も2.77eVと良好な三重項励起状態を示す。


図28 電圧-電流密度特性7)


図27 電流密度-電流効率特性7)

 その特性を評価するため、FIrpicと共蒸着し、図26のように@デバイス1:ITOアノード/TAPCホール輸送層/FIrpic:Host青色発光層/TmPyPhB電子輸送層/Cs2CO3バッファ層/Alカソード、Aデバイス2:ITOアノード/TAPCホール輸送層/TCTAバッファ層/FIrpic:Host青色発光層/TmPyPhB電子輸送層/Cs2CO3バッファ層/Alカソード、Bデバイス3:ITOアノード/TAPCホール輸送層/FIrpic:TCTA発光層/FIrpic:Host青色発光層/TmPyPhB電子輸送層/Cs2CO3バッファ層/Alカソード、という3種類のデバイスを作製。また、ホストフリーのPO-01黄色燐光発光ユニットをホール輸送層〜青色燐光発光層間に挿入した白色素子(図26のHigh CRI WOELD)を作製した。

 図27に試作デバイスの電流密度-電流効率特性を示す。デバイス1は輝度1000cd/m2時における電流効率が21.5cd/A(外部量子効率9.2%)ともっとも低かった。これに対し、ホール輸送層〜発光層間にTCTAバッファ層を挿入したデバイス2は効率が33.9cd/A(外部量子効率14.7%)に達した。図28は電圧-電流密度の関係で、電流密度20mA/cm2に達する電圧はデバイス1が5.2Vだったのに対し、デバイス2は4.8Vだった。これは、TAPCのHOMOレベルが5.5eV、燐光ホストのHOMOレベルが6.0eVであり、この間にTCTA(5.7eV)を挿入することによってホール注入時のエネルギー障壁が低減したためである。つまり、キャリアの再結合確率がアップしたと考えられる。


図29 黄色発光層の膜厚と発光強度の関係7)

 ところで、一般的に青色燐光発光層を厚くすると駆動電圧が上昇する一方、薄くすると外部量子効率が低下する。こうしたトレードオフの関係を解消するため、バッファ層にもFIrpicをドープしたダブル発光層を採用することにした。これは、ダブル発光層の界面でキャリアの再結合が起こるためである。これがデバイス3で、輝度1000cd/m2時の効率は33.8cd/Aにアップしただけでなく、電流密度20mA/cm2に達する電圧も3.8Vに低下した。

 図29は黄色燐光発光層をインサートした白色素子の電流密度-電流効率特性で、黄色燐光発光ドーパントPO-01の膜厚を厚くしても効率はほとんど変化しなかった。その一方で、PO-01の膜厚を薄くすると発光強度が向上した。これらの結果、効率は48.4lm/W、輝度1000cd/m2時の電圧は3.6Vと良好な特性が得られた。しかし、色度はx=0.37、y=0.48と不十分だった。そこで、白色色度を改善するため、ダブル青色燐光発光層にオスミウム錯体赤色ドーパントを共蒸着した。この結果、CRI(color-rendering index)は75に向上した。

参考文献
1)C.Chu, et al.:High Resolution AMOLED Panels for Mobile 3D Applications using White OLEDs with Color Filters, SID 11 DIGEST, pp.614-616(2011.5)
2)T.Matsumoto, et al.:High-Performance Solution-Processed OLED Enhanced by Evaporated Common Layer, SID 11 DIGEST, pp.924-927(2011.5)
3)K.Hong, et al.:Optical Properties of WO3/Ag/WO3 Multilayer as Transparent Electrode in Top Emitting OLEDs, SID 11 DIGEST, pp.1784-1786(2011.5)
4)M.-S.Ko, et al.:Joule Heating Induced Lift-off Technolog for Large Area Flexible AMOLED Displays, SID 11 DIGEST, pp.118-120(2011.5)
5)K.Miura, et al.:Low-Temperature-Processed IGZO TFTs for Flexible AMOLED with Integrated Gate Driver Circuits, SID 11 DIGEST, pp.21-24(2011.5)
6)G.-Y.Han, et al.:Development of Ni Sputtering System for Mass Production of Large AMOLED TV Based on SGS Technology, SID 11 DIGEST, pp.866-869(2011.5)
7)J.-S.Lin, et al.:New Blue Phosphorescent Host for High-efficiency White OLED, SID 11 DIGEST, pp.1787-1789(2011.5)


REMARK
1)Stella通信はFPD&PCB関連ニュースの無償提供コーナーです(ステラ・コーポレーションがFPDやPCBそのものを製品化しているわけではありません)。
2)この記事はステラ・コーポレーション 電子メディア部が取材して記事化したものです。